UVM-MS - Metric-Driven Verification for Analog IP and Mixed-Signal SoCs

EDA Mixed-Signal

本記事は、
"UVM-MS – Metric-Driven Verification for Analog IP and Mixed-Signal SoCs"
の訳です。誤訳がふんだんに含まれていると思いますので、詳細は、オリジナルの英語のブロクを参照してください。

デジタル回路の機能検証に用いられるメトリックドリブンな検証方法と制約のついたランダムパターンの生成は、アナログIPの検証やミックスドシグナルSoCの検証にはほとんど使われない。しかし、この文化もUVM-MSと言うCadenceとLSI社がDVConで発表する方式で変わるかもしれない。

UVM1.0はAccelleraによって、まもなく標準化されるであろう。CadenceとLSI社はUVMの元となったOVMでミックスドシグナルのメトリック検証の取り組みをスタートさせた。去年のシリコンバレーで開催されたCDNLiveで発表したSoC Realizationの論文は、今年のDVConで発表するアナログIPとミックスドシグナルSoCのOVMベースの検証手法の予告となったものである。

今回のDVConで発表される"UVM-MS: Metrics Driven Verification of Mixed Signal Design"と言う論文は、CadenceのNeyaz KhanとYaron KashaiとLSI社のHao Fangが書いたものである。私はNeyazとYaronに詳細を聞いた。

Metric-Driven for Analog - アナログにおけるメトリックドリブン検証とは

メトリックドリブン検証方法とは、実行可能な検証プラン(vPlan)とテストパターンの自動生成、そして検証カバレッジの進捗をトラックする、と言う包括的な検証方法のことである。この方法により、いつ高品質な検証が達成できるか、を知ることができる。MDVのフローは以下のとおりである*1

では、なぜこのアプローチをアナログとミックスドシグナルにも適用しようと考えているのだろうか？ Neyazは次のように指摘している。「SoCの中でのアナログの占める割合が増えている。それに比例して、検証の数が増えている。特にアナログとデジタルのインターフェースの部分だ。」さらに、Neyazは「過去10年から15年にわたり、デジタル側ではMDVの適用によって、大きな進展があったにも関わらず、アナログ側では何も進展していない。」と言う。

UVM-MSは周波数やゲインの測定と言った機能のカバレッジを第一とした手法である。例えば、可変アンプのゲインが所望通りのスペックになっているかどうか検証したいとしよう。このアンプを検証するために、指定された入力周波数レンジをカバーする入力信号を自動生成した後に、ゲインの設計レンジが完全にテストされたかどうかを確認するための自動チェッカとともに、機能カバレッジを使うことができる。

アナログ検証を行うために、この手法ではアナログのパラメータを測定する"signal ports"を作成するためにe言語を使用する。Neyazは、「SystemVerilogの制約のため、UVM-MSは現在のところe言語をベースにしている。しかし、最終的にはSystemVerilogと協調するつもりだ」と言っている。Cadenceは、MDVがUVMに代わる手法だと業界団体に提示している。

Supporting Existing Styles - 既存の方法のサポート

アナログシミュレーションは、伝統的にインタラクティブ実行であり遅い、それに対して、デジタルはバッチ実行であり速い。設計者はこのギャップをどのようにして埋めることができるのか？ UVM-MSは全てのアナログのドメインをサポートしている。例えば、SPICE, Verilog-AMS, 実数モデルをサポートしている。さらに、速度と精度のトレードオフも考慮できる。低レベルなアナログの動作は、ハードウェアの検証コード下で実行されるVerilog-AMSが担当する。コンポーネントライブラリは、アナログ信号とテストベンチの間のインターフェースに使用される。

全体の検証手法に関して、Yaronは次のように言っている。「デジタル回路におけるメトリックドリブン検証と全く同じある。ただし、アナログ回路を統合を手助けするために、ある種のものが必要となる。このように、モデルはテストベンチと固く結びついてしまう。ここがアナログ設計の検証環境が少し異なっているところある。アナログポートと通信するためや、アナログ信号をドライブするために、これらのデジタルブロックをインスタンス化する必要があるだろう。」

Neyazは、この手法は、チームがアナログIPの検証に時間を費やす必要があるだろう、と指摘している。さらに「IPが一度設計されると、多数のチップに使用されるため、高品質のIPを持つことは、良い投資になるだろう」と言っている。論文では、LSI社の現在の設計が、どのようにコンセプトの検証をしているか、について詳細を述べている。

(最後の1文は省略。学会の情報などが書いてました)

Richard Goering

*1:Cadenceのブロクを参照