Analog/Mixed-Signal Behavioral Modeling – When to Use What

EDA MixedSignal

By Richard Goering on February 20, 2011

(この記事は、Analog/Mixed-Signal Behavioral Modeling – When to Use Whatの超訳です)

ミックスドシグナルの検証は難しい。その一因はモデルにある。設計者はどのようにモデルを選択したらよいだろうか？　そして、そのモデルの正確さをどのように保証すればよいのか？　2/17にあった"Tech on Tour"の1セッションでいくつかの解が提示された。

Cadenceは先週EDA360 Tech on Tourの一環として、Mixed-Signalにおけるシリコンリアライゼーションのセミナーを実施した。このイベントは、北米の数カ所、ヨーロッパ、アジアでも行われる予定である。以下のトピックに加えて、AMSのビヘイビアモデリングも加わっている。


私は、ドイツCadenceのエンジニアであるWalter Hartongが話したAMS Beheviorla Modelingに参加した。このイベントは、2/17にサンノゼのCadence本社で行われた。

The Mixed-Signal Verification Dilemma -- ミックスドシグナルの検証でのジレンマ

「ミックスドシグナルの設計者が最も欲しい物は、パッケージ込みのフルチップを高速でかつ正確にシミュレートできるシミュレータである」とWalterは言った。しかし、SPICEはシミュレーションに数週間かかってしまう。また、デジタルシミュレーションは高速であるが、アナログの効果を含めることができない。小さなブロックでSPICEシミュレーションをすることはできる。しかし、これだけでは、チップ内のブロック同士が正常に機能することを確認したとは言えない。

ミックスドシグナルにもビヘイビアモデリングがいくつか適用できる。Walterは、Cadence Virtuoso AMS Designerでサポートしている以下の3つの形式を説明した。

  • Conservative models: Verilog-A, Verilog-AMSで記述した保守的なモデルである。このアプローチは、アナログのカーネルで実行され、電圧・電流のドメインでキルヒホッフの方程式を解く。例えば、このモデルは数100のトランジスタからなるバンドギャップ回路をわずか数行で表現できる記述性を持ちながら、アナログの全体シミュレーションに組み込むことができる。
  • Signal-flow models: 信号の流れに方向性を持ってしまうが、容易に解くことができる。このモデルは、フィードバックも記述することはできるが、入出力間の負荷による効果は含めることができない。このモデルは、アナログモデルの抽象化に役に立つ。
  • Event-driven models: このモデルは、イベントがあったときのみ評価されるものであるため、シミュレーション時間はイベント数に比例する。このモデルは、デジタル回路、ミックスドシグナル回路、高位のモデルに役に立つものである。


それでは、どのタイミングでどのモデルを使用すれば良いのか？ Verilog-AとVerilog-AMSで記述されるConservativeなスタイルは、精度が要求される場面で機能するモデルである。このアプローチは、SPICEシミュレーションに比べて、50~100倍以上高速に実行できる可能性を持っているが、全てはモデルの良し悪しに依存してる。Walterは、「もし、記述能力が低ければ、SPICEと同等の速度、もしくはそれ以下の速度になってしまうだろう」と警告した。

Verilog-AMSで利用出来るwrealデータ型を使用すると、イベントドリブンのデジタルシミュレーションに実数の概念を取り入れることができる。要するに、デジタルシミュレーションの高速性とデジタルエンジニアで広がっているメトリックドリブンな検証スタイルを取り入れることができる。このスタイルは、シミュレーション効率の向上が求められるが、精度を落としたくないときに有効である。例えば、wrealは、フルチップのミックスドシグナルシミュレーションに有効である。

次のグラフ(Cadenceの元記事参照)は、アナログ/ミックスドシグナルのモデリングスタイルに対して、精度とスピードのトレードオフを示したものである。このグラフに示されるとおり、Conservativeモデリングスタイルは、幅広いレンジを持つ。すなわち、モデルの良し悪しに依存する、と言うことである。

モデリングにかかる時間(労力)も重要な観点である。このグラフ(Cadenceの元記事参照)に示すとおり、Conservativeモデルの開発は最も労力がかかる。Walterは、「ビヘイビアモデルの開発には、数日、数週間、数ヶ月要する可能性がある」と言う。Wrealモデルの開発は、Conservativeモデルよりは、詳細の記述が不要なため、早く開発ができる。「作ることができるモデルではなく、必要なモデルを開発すべき」と言うのが、重要な経験則だ。

How Do We Know the Models are Good? -- 良いモデルであることをどうやって確認できるのか？

もし、シリコン上での精度を十分に表現できないのであれば、そのビヘイビアモデルは役に立たない、と言わざるをえない。「設計者もモデルも常に変化するので、継続的なモデルの検証が必要である」と、Walterは指摘した。モデル上での小さな変化が、設計では受け入れられないこともある。

Walterはアナログ・ミックスドシグナルをターゲットとしたCadence Virtuoso model validationツールamsDMVのデモを行った。このツールは、自動化された回帰テストを提供する。しかし、このツールがあっても、アナログ設計者が詳細なモデルの検証を行うことは必要である。Walterは、「このツールはあなたの仕事を奪うものではない。ツールはモデルの詳細や回路のことは知らない。ただ、シミュレーション結果が事前に設定したスペックと一致しているかどうかが判定できるだけである」と言った。

Richard Goering