3D-IC TSV Realization: The Race Has Begun!

この記事は、
"3D-IC TSV Realization: The Race Has Begun!"
の翻訳です。誤訳がふんだんに含まれていると思いますので、詳細は、オリジナルの英語のブロクを参照してください。

今日では3D-ICはバズワードとなりつつある。特に、3D-ICに触れない学会はほとんどない。これは、TSVを使用した3D-ICが性能と消費電力の面で大きな利点があり、現在急速に成長しているネットワークやグラフィックス、ワイヤレス、コンピュータ産業などに大きなインパクトを与えるからである。そして、消費者は非常に軽く薄い電子機器を求めていることも重要である。

もし、メモリやGPUに関わっていたり、アナログ回路やRFコンポーネントに関わるデジタル回路を設計しないといけない人であれば、私が言うことはよく理解できるだろう。また、今、3D-ICに関心がないならば、知るのにいいタイミングだろう。

What's Needed for 3D IC Realization -- 3D-ICの実現には何が必要か?

3D-ICの実現には、幾つかの技術的な課題がある。

  • デジタル・アナログのパッケージング内の集積化: これは、異なったプロセスを積層するような場合、例えば、アナログ回路、RF回路、ロジック回路、メモリなどのヘテロチップを積層する場合に、必要となるものである。このプラットフォームが実現できなければ、どの解も不完全なものとなる。
  • 3Dプロアプランニングと配置配線: この環境は、TSVを支えるマイクロバンプの配置や、タイミングの最適化、熱管理、多数の層を横断する信号線と電源線の最適化、パッドの配置、を実現するために必要な技術である。
  • 熱解析とIRドロップ解析: シグナルインテグリティ、IRドロップ解析、熱解析と熱のマネージメントは、チップ積層において非常に重要な問題と鳴っている。もし、何の考慮もなしにメモリ回路とロジック回路を積層した場合、チップ(特にメモリ)が動作しなくなることは容易にわかるだろう。ヒーティングもクーリングも重要な点である。
  • テスト容易化設計: 最近のLSI関連の学会における3Dのパネルディスカッションでは、三次元のDFTが大きな課題になりつつある。どのようにして、全体のシステムを検証すれば良いのか? また、故障の可能性をどのようにして診断するのか? またスタックすることによる歩留まり悪化は、誰が保証するのか? ファウンダリか、OSATs(Outsourced Semiconductor Assembly and Test)か?
  • システムレベルの最適化: 3Dのフロアプランニングも重要な課題であろう。しかしながら、私はこの種の議論をする前に解決すべき別の問題がたくさんあると思っている。


私は、このようなデバイスを実現するために、上記の技術について、数年前に研究を始めた。私には、22年前に3D-ICの記事を書いた同僚を知っている。しかし、現在では、3D技術が実現性を帯びており、さらにニーズが差し迫ったものとなっているため、より現実的に考えることができる。Mooreの法則はもはや今までとは意味合いが異なり、"More Moore"がCMOSの微細化を意味し、"More than Moore"が三次元化を意味している。

我々は、実際のチップをテープアウトした顧客にとって、魅力的に思えるようなものを持っている。3D-IC技術は、当初破壊的な技術のように思われるかもしれない、しかしながら、性能と電力両方に対して大きな利点がある。そのため、この技術の開発には、今までとは異なった戦略を取れる数少ない人間によってもたらされるであろう。

競争はすでに始まっている。

あなたはすでにその中にいますか? あなたがこの技術に関してどのようなアクションをとろうとしているか教えて欲しい。

Samta Bansal